BÀI 10: TRANSISTOR HIỆU ỨNG TRƯỜNG (FET)

2.1. Phân loại Transistor trường

Transistor hiệu ứng trường (Field Effect Transistor - FET) được chia thành hai nhóm chính:

1. JFET (Junction FET): Transistor trường có cực cửa tiếp giáp.

2. MOSFET (Metal-Oxide-Semiconductor FET): Transistor trường có cực cửa cách ly. Gồm 2 loại:

   • MOSFET kênh liên tục (Depletion mode).

   • MOSFET kênh cảm ứng (Enhancement mode - Loại này phổ biến nhất).

2.2. Transistor trường có cực cửa tiếp giáp (JFET)

2.2.1. Cấu tạo, ký hiệu quy ước

• Cấu tạo: Gồm một thanh bán dẫn loại N (hoặc P) gọi là kênh dẫn. Hai đầu thanh là cực Máng (Drain - D) và cực Nguồn (Source - S). Hai bên kênh dẫn là hai vùng bán dẫn loại ngược lại được nối chung tạo thành cực Cửa (Gate - G).

• Ký hiệu: * Kênh N: Mũi tên ở cực G hướng vào trong.

  • Kênh P: Mũi tên ở cực G hướng ra ngoài.

2.2.2. Nguyên lý hoạt động và Đặc tuyến V-A

• Nguyên lý: JFET hoạt động bằng cách điều khiển độ rộng của vùng nghèo tại tiếp giáp G-S.

  • Tiếp giáp G-S luôn được phân cực ngược.

  • Khi điện áp ngược $V_{GS}$ càng âm (với kênh N), vùng nghèo càng mở rộng, làm hẹp kênh dẫn $\rightarrow$ Dòng $I_D$ giảm.

  • Khi $V_{GS}$ đạt đến giá trị thắt ($V_P$), kênh dẫn bị đóng hoàn toàn, $I_D = 0$.

• Đặc tuyến: Gồm 3 vùng: Vùng ôm (điện trở), vùng bão hòa (khuếch đại) và vùng đánh thủng.

2.2.3. Các tham số cơ bản

• $I_{DSS}$: Dòng điện máng bão hòa khi $V_{GS} = 0$.

• $V_P$ (hoặc $V_{GS(off)}$): Điện áp thắt (điện áp khóa).

• $g_m$ (Hỗ dẫn): Đặc trưng cho khả năng điều khiển dòng $I_D$ bằng điện áp $V_{GS}$.

2.3. Transistor trường có cực cửa cách ly (MOSFET)

2.3.1. Cấu tạo và ký hiệu quy ước

• Cấu tạo: Cực G được cách ly hoàn toàn với kênh dẫn bởi một lớp màng mỏng cách điện (Silicon Dioxide - $SiO_2$).

• Ký hiệu: * Loại kênh cảm ứng (Enhancement): Ký hiệu có vạch kênh dẫn bị đứt đoạn (biểu thị lúc bình thường chưa có kênh dẫn).

  • Loại kênh liên tục (Depletion): Vạch kênh dẫn liền nét.

2.3.2. Nguyên lý hoạt động và Đặc tuyến V-A (Xét loại N-kênh cảm ứng)

• Nguyên lý: * Khi $V_{GS} = 0$: Không có kênh dẫn giữa D và S $\rightarrow$ $I_D = 0$.

  • Khi cấp $V_{GS} > V_{th}$ (điện áp ngưỡng): Điện trường từ cực G hút electron tạo thành một "lớp nghịch đảo" nối liền D và S, hình thành kênh dẫn.

  • $V_{GS}$ càng lớn, kênh dẫn càng rộng, $I_D$ càng tăng.

• Đặc tính: MOSFET điều khiển bằng điện áp, dòng cực G gần như bằng 0, do đó công suất điều khiển cực thấp.

2.3.3. Các tham số cơ bản

• $V_{GS(th)}$: Điện áp ngưỡng để bắt đầu có dòng $I_D$.

• $R_{DS(on)}$: Điện trở giữa D và S khi MOSFET dẫn hoàn toàn (thông số này càng nhỏ linh kiện càng ít nóng).

• $V_{DS}$ max: Điện áp chịu đựng tối đa giữa cực Máng và cực Nguồn.